
This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):



- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS



• GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)6本医特許厅(JP)

m公開特許公報 (A)

((1) 無罪出罪公務委員

特開平8-306853 (13)公MB 平成8年(1996) 11月22日


13/12 13/12 21/60 23/12 23/28	政別記号 311	庁內整理番号	F 1 HÜLL 23/5: 21/6: 23/2: 23/12) 	. 311	: : :	证价表示医历
			* * * * *	从次	四京項の数 3	7 OL	(全20頁)
(21)出弃委务	特数平7-110	3 8 0	(71)出票人	0 0	0 0 0 5 2 2	3	
(22) 出籍 6	平成7年(199)	5) 5 A 9 B	(72) 兒明者	神菜. 1号 柱田 神菜/ 地	游大 阴珠川城市中国 富士通铁式会包	医巨上小田	974T813 710155
				神疾/ 地 I	11集川峡市中原 11生港株式会社	t 🕾	Ф 1 0 1 5 &
							最終質に訊く

(54) 【見朝の名称】半導体装置及びその製造方法及びリードフレームの製造方法

(57) (多约)

(目的)本発明に半導体チップ及びリードを出版料止した様成を有した半導体経度及びその製造方法及び当版半導体保度に用いるリードフレームの製造方法に関し、半導体チップの体質性を維持しつつ外部電影響子の広体化、製品コストの低減及び生産効率の向上を図ることを目的とする。

【様成】第1のピッチで電極パッド6が形成された半隔 体チップ2と、電極パッド6とワイヤ8を介して電気的 に歴成されるリード3と、半導体チップ2を対止する対 止影線4とを具備する半導体延便において、前記リード 3に外部構成域子となる突起9を上記第1のピッチと要 なる第2のピッチで形成すると共に、前記計止機能4とか 電低パッド6とリード3との間に引き回されたワイヤ8 を対止し、かつ前記突起9を対出させるよう配位したも のである。



【特許請求の助佐】

【弦求項1】 第1のピッチにて形成された単径パッド が形成された半導体チップと、

前記章極バッドと記録を介して電気的に推放されるサー ۲Ł.

和記半退休チップを封止する封止能指とを具備する半部 **年毎回において、**

前記リードに外田技統第子となる交易を、上記第1のビ ッテと異なる第2のピッチで形成すると共に、

き回された配珠を封止し、かつ前記兵尼を真出させるよ う配なされることを特徴とする半導体装置。

【延求項2】 第1のピッチにて形成された電気パッド が形成された半導体チップと、

和記章極バッドと配線を介して電気的に住席されるリー FE.

前記半導体チップを封止する封止制度とを具備する半導 体装置において、

前記リードに外部技統第子となる突起を上記第1のビッ チと異なる第2のピッチで形成すると共に、

前記半導体チップに形成された前記電極パッドの配設面 を基準とし、肩記配政策における前記封止機器の集さ が、前記配数面から前記突起までの高さ寸法以下で、か つ前記配数面から前記配数までの高さ寸進以上となるよ う構成したことを特徴とする半導体装置。

【雄求項3】 雄求項1または2記載の半導体装置にお ١T.

9 記半選体チップと前記リードとモポリイミド間を接着 『として接合したことを特徴とする単端体系器。

『絃座において』

1足突起を前記リードと一体的に形成したことを特定と "る牛塩体装置。

「請求項5)」 請求項1乃至4のいずれかに記載の半さ ・基置において、

記記載としてウイヤモ用いたことを特殊とするサ連体 Æ.

提求項6) - 請求項1乃至5のいずれかに記載の半週 . 基置において、

記突起にパンプを形成したことを特徴とする中級体学 (0)

禁求項7] 外部接款端子となる部位に突起が形成さ てなるリードを形成するリード形成工程と、

足リード或いは半導体チップの少なくとも一方にポリ ミド瓜を配設し、前記ポリイミド属を介在させて前花 ードと向記半導体チップを原定性圧力で性圧しかつ所 温度に加熱することにより、 むむボリイミド原をほだ - リアか 井 リー どと の好 生達は デルデンを移立て大理

ードとを配辞を引き回し推薦することにより、 前記章様 パッドと前記り一ドとも電気的に住所する程茨工程と、 設記記簿及び新記半導体チップの所定範囲或いに全部を 封止すると共に、前記英尼の少なくとも幕面を貫出する よう耐止製脂を配設する耐止制度配設工作とを具備する 「ことを特殊とする単導体基準の製造方法。

7

【経求項8】 「請求項7記載の半導作装置の製造方法に おいて.

前記度合工程でポリイミド度により向記リードと向記率 取記封止出版が前記を極バッドと前記り一ドとの間に引 (O) 異体チップを接着する数、前記ポリイミド駅として角面 に熱可塑性を有する推理剤を促放したものを用いたこと を特徴とする半導体基盤の製造方法。

【諡求項9】 ・ 諡求項7 または8 記載の半導体装置の登 通方圧において.

莉記技能工程で、前記電腦パッドと約にリードとモダイ レクトリードボンディング法により考集的に提択したこ とそ特徴とする半導体製造の製造方法。

【鉄水項10】 インナーリード節とアウターリード節 とも有した複数のリードが形成されたリードフレームに 10 BUT

前記アウターリード部のリードピッチに対して前記イン ナーリード髭のリードピッチモ小さく設定すると共に、 **和記アウターリード部に一体的に突起を形成したことを** 特徴とするリードフレーム。

【讃求項11】 雄木項10記載のリードフレームにお

前記アウターリード部のリードピッチ (P...) と前記 央尼の形成位属における前記リードの序さ (W) とが略 等しく(P... ≒W)、かつ和記インナーリード部のリ 【資泉項4】 「森木項1万至3のいずれかに記載の半導 30 ードピッチ (P...) が助記アウターリード部のリードビ ッチ($P\dots$) の結本分のピッチ($P\dots=P\dots$ \nearrow 2) であることを特徴とするリードフレーム。

【は水項12】 は水項10または11亿粒のリードラ レームの製造方法において、

基材に約疋突起の形成位配にマスクモ配設した上で、約 記載材に対してハーフエッチングを行う第1のエッチン グエせと、

町配第1のエッチング工程の終了後、 町記リード形式位 度にマスクモ配数した上で、飛記番材に対してエッチン グモ行いリードモ形成する第2のエッテング工程とモ具 催することを特定とするリードフレームの製造方法。

【鉄水項13】 ・ 鉄水頂10または11記載のリードフ レームの製造方法において、

重ね合わせることにより前記突起の所定ださ寸注となる よう低声が退定された第1の基材と第2の基材を用き L.

応能売上の基材に、中面接した際に向近り中ドの形状と 屋するよう交起パターンを形成する交尾パターン形成工 役と、

町記リードパターンが形成された前記第1の差材と、町 記典記パターンが形成された前記第2の基材を重ね合わ せ、前記典記の形式位置において前記リードパターンと 前記典記パターンが核磨されるよう前記第1の基材と前 記第2の基材とを接合する接合工程と、

前記第1の基材及び第2の基材の不要配分を除立する終 去工程とを具体することを特定とするリードフレームの 製造方法。

【は太明14】 は木原10またに11記載のリードフレームの製造方法において。

る材に、平面技した数に約むリードの形状となるようリードパターンを形成するリードパターン形成工程と、 和起リードパターン形成工程は、形成されたリードパターンの所定位置に約認会足を形成する交易形成工程とを 具備することを特徴とするリードフレームの製造方法。 【辞求項15】 は末項14 記載のリードフレームの製造方法において、

前記突起形成工程は、前記リードパターンの所定位置に 10 プ)のレイアウトとなってしまう。 パンプを単数或いは接数限み重ねることにより前記突起 [00007] 一般に半端体チップの も形成したことを特徴とするリードフレームの製造方 ウトは半端体製造メーカ低に異なっ た。

【課求項】6】 - 請求項】4 尼電のリードフレームの負 進方法において。

和記典品形成工程は、和記リードパターンの所定位置に 連載性部材を配設することにより和記典記号形成したこ とを特徴とするリードフレームの製造方法。

【算求項17】 請求項14記載のリードフレームの製 後方法において、

前紀突起形成工程は、前記リードパターンの所定位置を 壁性加工することにより前記突起を形成したことを特定 とするリードフレームの似途方法。

【発明の詳細な反映】

(0001)

【産廃上の利用分野】本見明は半進作装置及びその製造 方法及びリードフレームの製造方在に係り、特に半進作 チップ及びリードを製設対止した製成を有した半進作装 置及びその製造方法及び当該半導体装置に用いるリード フレームの製造方法に関する。

【0002】近年、電子限制のダウンサイジング化に伴い、半導体装置の高速度化及び半速体装置の高速度変変化が図られている。一方で、電子医腎のは性性の向上も交まれており、これに伴い半選体装置の値程性も向上させる必要がある。更に、半選体装置は登むコストの係成も望まれている。

【0002】よって、上記したを展示を放足しうる年頃 体質学が発生される。 ップチップ方式の実装検証が知られており、マルチ・デップ・モジュール(MCM)において広く用いられている。このMCMで用いるフリップチップ実践は、施取が止をしていない半端体チップ(ベアチップ)の電極パッドにパンプモ形成しておき、このベアチップを基底(マザーボード)に形成された電極即にフェースダウンボイングすることにより実体する様成とされている。

【0005】上記のフリップテップ方式の実際構造を用いることにより、高速度に半導体展集をマザーボードに配放することが可能となり、またペアチップに値容形成されたパンプを用いてマザーボードに電気的に接続されるため、電気的特性を向上させることができる。

[0006]

【発明が解決しようとする基題】しからに、密接助止がされていないペアチップは、耐熱性、炭減的強度、及び耐度性が弱いという問題点がある。また、ペアチップに形成されたのもまれている電域パッドに直接パップに形成されているのだ。ドウレイアウトがそのままが節度疾縮子(パンプ)のレイアウトルセーエーエー

[0007] 一般に半導体チップの電極パッドのレイアウトは半導体製造メーカ板に具なっており、投って出って転送を有する半導体装置であっても、ユーザ側で半端体装置の程制(製造メーカ)に対応するようマザーボードの配数パターンを設計する必要がある。この体とでは、ののペアチップを用いた実装減過では、半減をのの体がされていないことにより、半減を発電電子の関係化がされていないことにより、エーザ側式を関係とマザーボードとのマッチング性に欠け、ユーザ側での負担が重くなるるという問題点があった。

10 【0008】また、これを解決するためにチップ表面にプロセス処理を行い、配算を引き回すことにより原体化を図ることが考えられるが、この構成では配調の引き回しに本程度を有する多くの工程を必要とし、製品コストの上昇及び生産効率の低下を招いてしまうという問題点があった。

【0009】 本見味は上記の点に思うてなされたものであり、半途体チップの体質性を維持しつつ外部を極端子の性性や 製品コストの低級及び主意公和の向上を取りうる半線体装置及びその製造方法及びリードフレームの (10) 製造方法を提供することを自的とする。

[0010]

【四種を解決するための手段】上記の課題は下記の各手段を課じることにより解決することができる。は水項1 記載の発明では、第1のピッチにで形成された電極パッドが形成された中央体チップと、応記電極パッドと記録を介して電気的に存取されるリードと、収配半端はチップを対して電気的に存取されるリードと、収配半端はチップを対しても対しを振くされる。

された配牌を封止し、かつ前紀交后を耳出させるよう配 公されることを特征とするものである。

[0011] また、疎水填2 記載の発明では、第1のビ ッチにて形成された電極パッドが形成された半導体チッ プと、前記を揺パッドと記録を介して遺気的に復居され ろりードと、前記半端体チップを封止する対止問題とそ 具質する半迭体装置において、前記リードに外部保持減 子となる突症を上記第1のピッチと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 。 発色パッドの配益面を基準とし、前記配数面における前(10) 一ド部に一体的に突起を形成したことを特殊とするもの 記封止射筋の厚さが、抑記配益能から前記失忍までの高 さ寸法以下で、かつ前足配及面から前足配数までの高さ 寸往以上となるよう様成したことを特徴とするものであ

【0012】また、排水塩3記数の発明では、町記試水 項1または2記載の半端体装置において、約記半導体チ ップと和記り一ドとをポリイミド蘇を接着剤として接合 したことを特位とするものである。

【0013】また、独求項4記載の見明では、和記録求 項1乃至3のいずれかに記載の半選体装置において、刷 20 記突起を約記り一ドと一体的に形成したことを特徴とす **ろものである。また、食求項5亿式の発明では、和記款 次項1万至4のいずれかに記載の半導体装置において、 利尼配鉄としてワイヤを用いたことを特価とするもので**

【0014】また、蒜朮項6記載の発明では、前記蔬朮 項1万至5のいずれかに記載の半導体装置において、段 記突起にバンブを形成したことを特徴とするものであ る。また、話求項7記載の発明では、半導体装置の製造 れてなるリードを形成するリード形成工程と、前足リー ド蚊いは半週体チップの少なくとも一方にポリイミド版 を配放し、前記ポリイミド期を介定させて前記リードと 刹 記半選 体 チップ そ所 定押圧力で押圧 しかつ所定 虚反に 加急することにより、 約記ポリイミド原を推撃剤として 前記リードと前記半端体チップとを接合する接合工程 と、前記中選体チップに形成されている電圧パッドと肩 記りードとを配換を引き回し推薦することにより、 前記 を経パッドと前記リードとで電気的に推続する推続工程 5.毛軒止するど共に、約記交名の少なくとも常面を奪出 「るよう封止疫症を配設する対止患症配設工程とを集傷 ⁻ることを行使とするものである。

(0015)また、技术項8記載の発明では、何記技术 - 7 記載の単端体装置の製造方法において、前記接合工 でポリイミド層により約記り一ドと前記半導はチップ 腹唇する際、白起ボリイミドほとして反差に共列業性 東下を接着前を成むしなものを思いなことを呼吸して

項7または6に記載の中選集基礎の製造方法において、 **前記度校工程で、前記電極パッドと前記リードとモダイ** レクトリードポンディング性により電気的に推規したこと とを特定とするものである。

【0017】また、は求項10症艦の発明では、インナ ーリード配とアウターリード配とを有したは気のリード がお丘されたリードフレームにおいて、原紀ブウォーリ ード部のリードビッチに対して収定インナーリード部の リードピッチを小さく設定すると共に、和応アウターリ

【0018】また、請求項11記載の発明では、前記録 求項10記載のリードブレームにおいて、京北アウター リード部のリードピッチ(P...) とれ記文尼の形成位 置における前記リードの厚さ (W) とが話等しく (P ... 乓w). かつ町記インナーリード島のリードヒッチ (P:..) が粒足アウターリード舐のリードビッチ (P ...) の結半分のピッテ (P...=P... / 2) であるこ とを特徴とするものである。また、ロボ県12記載の発 明では、前記録太原10または11記載のリードフレー ムの製造方法において、基材に前記交起の形成位置にマ スクモ配投した上で、扇記書材に対してハーフェッチン グモ庁う第1のエッチング工程と、前足第1のエッチン グ工程の終了後、前記リード形成位置にマスクを配致し た上で、和記基材に対してエッチングを行いリードモ形 紅子 つ冥 2のエッチング工程とを具备することを特徴と するものである.

【0019】また、請求項13記載の発明では、前記試 求項10または11記載のリードフレームの製造方法に 方法において、外部技統第子となる部位に突尼が形成さ 10 おいて、重ね合わせることにより和記交尼の所定あさず **住となるよう仮算が返走された第1の基材と第2の基材** を用意し、前記舞1の書材に、平面視した株に前記り一 ドの形状となるようリードパターンを形成するリードパ ターン形成工程と、約記第2の基材に、少なくとも前記 突起の形成位置に位置するよう突起パターンを形成する 突起パターン形成工程と、粒包リードパターンが形成さ れた前記第1の差材と、前記突尽パターンが形成された 前記第 2 の基材を重ね合わせ、前記突起の形成位置にお いて前記リードパターンと前記交送パターンが技术され 1. 和記記線及び前記半導体チップの所定範囲或いば全 40 ろよう前記第1の差符と前記第2の差別とも接合する指 合工程と、航記第1の基料及び第2の基材の不要部分を 除去する除去工程とそ其保することを持聞とするもので ある.

> 【0020】主た、建步項14定程の発明では、応能は ハティッぱたは11記載のリードフレームの製造方法に おいて、名材に、 中面接した井に飛花り一ドのたけとな キようリートバターンを形成するリードバターン形成立 G - -:: . . .

【0021】また、以求項15元素の見外では、前記録 求項14記載のリードフレームの製造力圧において、耐 記交起形成工程は、何記リードパターンの所定位置にパ ンプモ単数或いは貧敗状み重ねることにより前足疾尽を 形成したことを特徴とするものである。

【0022】また、資水項16尼藍の発明では、刷記録 求項14記載のリードフレームの製造方法において、前 記典起形成工程は、 約記リードパターンの反定位置に導 名住町村を配設することにより取記交易を形成したこと そ特定とするものである。

【0023】更に、請求項17記載の発明では、前記録 求項14記載のリードフレームの無法方法において、 薊 記典起形成工程は、前記リードパターンの所定位置を登 位加工することにより前足交起を形成したことを特徴と するものである.

[0024]

【作用】上記した各手段は、下記のように作用する。 足 求項1及び請求項2記世の発明によれば、半期はチップ は対止的際により対止されるため、耐熱性。根柢的社長 ドモリード及び配理を用いて引き回すことができるた め、リードのレイアウトを電板パッドのレイアウトに拘 わらず設定することが可能となり、実装基底とのマッチ ング性を向上させることができる。また、封止指揮は引 き回された記録を確実に保護するためこれによってもほ 類性を向上させることができ、また外部性収録子は封止 樹脂から真出しているため実質蓄圧との電気的接限を施 実に行うことができる。

【0025】また、は求項3記載の発明によれば、追求 半導体チップとリードとの絶縁材として記憶されるポリー 10 イミド展を接着剤として用いてるため、半導体チップと リードの絶縁とほ合を一括的に行うことができる。よっ て、地球符と技術剤とも別個に配設する構成に比べて構 造の簡単化及び製造の容易化を図ることができる。

(0026)また、韓本項4記載の見明によれば、疾足 をリードと一体的に形成したことにより、交配とリード を別据の材料により構成する場合に比べて構造の簡単化 を図ることができる。また、盆水頂 5 花虹の発明によれ ば、記載としてウイヤモ用いたことにより、の記したな 。に行うことができる。

【0027】また、資水項6記載の見明によれば、突足 にパンプを形成したことにより、突起を直接実装基値に 実装する構成に比べて、半選体装置の実装基度への復規 もなあに行うことができる。また、証太理7足粒の見明 によれば、後含工程においてポリイミド脳を原定値度が つ所定抗圧力下に置く ことにより移を取化させ、 これに

[0028]また、稼穡工程では半端体チップに形成っ れている危極パッドと前にリードとを応募を引き回し反 焼するため、この引き回しを速度なますることにより、 電極パッドのレイアウトに対してリードのレイフウトを 変更することが可能となる。また、半済体装置はリード 形成工程,接合工程,使统工报及び约止能标配设工程点 4工程のみで製造される。このように少ない工程で半減 体製屋が製造されるため、生産効率を向上させることが Tes. - 🗻

【0029】また、は水項8記載の見明によれば、ボリ イミド扇として同節に無可能性を寄する技慧剤を配貸し たものを用いることにより、ポリイミド版に印加する仏 皮等を所定範囲内に制御することなくほ合処理を行うこ とができるため、後合蛇壁を容易に行うことができる。 [0030]生た、雌水項9記載の発明によれば、接続 工程で、気極パッドとリードとをダイレクトリードポン ディング佐を用いて電気的に接続するため、 胚単かつ症 実に危極パッドとリードとの接対処理を行うことができ る。また、妹求項10及びロネ項11記収の発明によれ 及び耐煙性を向上させることができる。また、電極パッ 10 ば、アウターリード節のリードピッチに対してインナー リード部のリードピッチが小さく立定されているため、 インナーリード部が電気的に推放される半導体チップの **急廉パッドの配数ピッチが小さくてもこれに対応させる** ことができ、かつ実装基板と電気的に接続されるアウタ ーリード郎のリードピッチは大きいため、実装基底への 実質性を向上させることができる。また、突起がアウタ ーリード部に形成されることにより、この突起を外部は 技能子して用いることができ、これによっても実法性を 向上させることができる。

【0031】また、誰求項12記載の見明によれば、実 1のエッチング工程において突起の形成位置にマスクを 配取した上で基材に対してハーフェッチングを行うこと により 空秘形成位置を除く部分の仮原を得くし、更に 第2のエッチング工程においてリード形成位置にマスク を配款した上で第1のエッテング工程が終了した品はに 対してエッチングを行うことにより、突起が一体的に形 成されたリードを形成することができる。

【0032】ここで、リードを形成する際にリードのピ ッテは番材の低声により決定されてしまう。具体的に 極パッドとリードとの間における配質の引き回しを言る。(0)は、リードのピッチは基材の低度と結算しいピッチにし か形成することはできない。よって、薄い坂厚を用いる 食りードピッチを狭ピッチ化することができる.

【0033】ところが、突起が形成されるリードでは蚤 杯の坂厚は突起の高さにより決まってしまい。突起の高 さと苦しい仮母を有する基材を単にニッチング処理した のでは我ピッチのリードを形成することができない。し からに、上記のようにおりのエッチング工程におしてき

も趺ピッチのリード形成を行うことが可能となる。尚、 上記説明から明らかなように、交母の配式ピッチは番様 の仮ほと話等しいピッチまで狭ピッチ化することができ

(0034)また、緑水項13疋町の見明によれば、第 1 の高材及び黄 2 の高材は重ね合わせることにより突起 の历史高さ寸圧となるよう低厚が選足されているため、 各番材の仮厚は突起の高さ寸途より小さな厚さとされて、 いる。リードパターン形成工程では、この板匠の買い賃 1 の名材に対してリードの形状となるようリードパター 10 【0041】また、インナーリード数3 a と半路体チッ ンを形成するため、先に茲朝した板序とリードピッチの 関係により、形成されるリードパターンのリードピッチ を狭ピッチ化することができる。

[0035]また、突起パターン形成工程において第2 の基材に少なくとも顧記完起の形成位置に位置するよう 交尼パターンを形成し、接合工程において上記第1の基 材と第2の基材を重ね合わせ複合することにより、突起 の形成位置においてリードパターンと突起パターンが稼 履され、この位置における低厚は突起の所定高さとな る。続く除去工程では不要部分が除去されり一ドが形成(10)でいる。 される.

【0036】従って、上記のようにリードパターンの形 虹崎には仮厚は薄いためリードピッチを狭ピッチ化する ことができ、また突起形成位置においてはリードパター ンと交起パターンが核磨されることにより所定高さの姿 起毛形成することができる。また、誠求項14記載の見 勢によれば、リードパターンを形成するリードパターン 形成工程と、交起を形成する突起形成工程とも別様に行 うことにより、番材の序さも突起の高さに向わらず選定 することができ、よって違い差材を用いることによりリー10 ードパターンの狭ビッチ化を図ることができる。また、 突起形成工程においては、任章の高さを有する突起も形 成することが可能となり、位計の自由度を向上させるこ とがてきる.

【0037】 更に、森状項15万至17記載の発明によ れば、突起形成工程において突起の形成を写真に行うこ とができる。

【実施例】次に本発明の実施例について図面と共に鉄明 する。図1及び図2は、本発明の一実施例である半端は、40 昨~1111年よされた根底となるため、耐熱性、複似的結構 装置1を示している。 図1は半導体装置1の断面図であ り、また回2は半導弁装置1を定面図である。

【0039】 お図に示されるように、半導体禁定】は大 18 すると半途はチップで、推立のリードで、対止を指 1.及びパンプ5年によりは成されている。半年はテッ ブ2は、底面の中央位置になるの電域パッドもが一邦に 利取されている。まで、複葉のサード3に、モッインナ

【0040】このポリイミド底7は、半線体チップ2の ____に応成された回幕面 2 A とりード 3 とを考集的に絶 **身する絶縁部材として複雑すると共に、仮述するように** ポリイミド願?は半導体チップ2とリード3とを位合す ろ度要取として魔骸している。 このように、ポリイミド 額 7 に絶縁部材と推考期の双方の接近を持たせることに より、絶跡材と豚を割とも別園に配放する株成に比べ、 半導体装度1の構造の簡単化及び製造の容易化を図るこ __とができる。

10

プ2に形成された電極パッド6との間にはワイヤをが足 註されており、このワイヤ8モ介して半選件チップ2と リード3は電気的に限度された様式とされている。芝 に、モリード3に設けられたアウターリード銀3bの死 定位届には、外部推奨課于となる英程9が一体的に形成 されている。上記員成とされたリード3は、そ回に示さ れるようにその大部分が半導体チップ 2 の底面上に配紋 された横成の、いわゆるリード・オン・チップ(LO) C) 検達となっており、半年体装備1の小型化が図られ

「ここここ」また、封止無罪4は例えばエポキシ制程と りなり、後述するようにモールディングにより形成され ている。この対止出版4は、半導体チップ2の底面及び 剣面の所定節題に配立されている。しかるに本実施例で は、半導体チップ2の上面においては、放熱性を向上さ せる節より対正概度4は記載されていない構成とされて いる. .

【0043】上記封止崔輝4は、半歳はチップ2の電塔 パッド6の配益面(底面)も基体とし、この底面からの 厚さ (図中、矢印目で示す) が、底面から突起 9 の先端 までの高さ寸法 (盛中、矢印Wで赤木) 以下で、かつ氏 節からワイヤ8のループ最上彰までの高さ寸法(図中、 矢印りで示す)以上となるよう構成されている(カSH ≦W)。この構成とすることにより、英起9の少なくと も先端部98は従業に封止財政4から兵出し、またワイ 〒 8 及び突起 9 の森出部分を除くリード 3 は封止省語 4 に対止された構成となる。

【0044】 このように、本実施例の半導体業量1位。 半週体チップ 2 の疥産範囲(上面を鉢く邸位) を對止権 及び副団性を向上させることができる。また、封止総群 4 はウイヤ 8 を確実に異理するため、これによっても# 選体装成1の信頼性を向上させることができ、芝に外部 技技業子となる発起をの少なくとも先輩節をとは発賞に 封止機器でから耳出するため、実装を断10との電気的 厚房を確実に行うことができる。

【0045】ここで、空でを用いて半過でき、ブラの点

ている。南回に示されるように、リード3は帰住するイ ンナーリード配3gのリードピッチ(Q中、矢印P.. で 示す)が間接するアウターリード配3ヵのリードピッチ (図中、矢印P... で示す)よりも小さくなるよう形成 されている。具体的には、インナーリード配3gのリー ドピッチP.. はアウターリード部36のリードピッチP ... の結半分のピッチ (P...=P... /2) となるよう 横成されている。また、後に詳述するように、アウター。 リード野ュトのリーエビッチP... 上央記9の形成位置へ,・ におけるリード 3 の厚さwとが話奪しくなるよう様式さ 10 2 は、例えば 4.2 プロイギのリードフレームお料であ れている (P.., ≒W).

【0046】上足のように、アウターリード低ゴBのリ ードピッチP... に対してインナーリード胡3gのリー ドビブテア。が小さく発定されることにより、イスナー リード部3gが着気的に採択される半導体デップ2の意 極パッド6の配位ピッチが小さくてもこれに対応させる。 ことができ、かつ実装基底10と電気的に接続されるア クターリード離3b (交足9) のリードピッチP... は 大きいため、半導体装置1の実装基板10に対する実装 性を向上させることができる。

【0047】一方、本実施例に係る半導体整置】は、半 導体テップでに配設されている電圧パッド6に直接パン プラを形成し実装蓄板10に接続するのではなく。 名板 パッド6とインナーリード思3aとの間にワイヤ8モ引 を回した上でリード3を介して実装基板10に技能する 似成とされている。従って、電極パッドGをリード3及 びワイヤ8を用いて引き回すことができるため、リード 3のレイアウトを電極パッド6のレイアウトに向わらず **設定することが可能となる。**

ップ2の中央に形成されている電話パッド6モワイナ8 及びリード3を用いて引き回し、外部性の減子となる疾 起りモ半端はチップ2の外周位置に引き出している。ま た。図3に示されるように、電極パッド6が半途はチッ プ2の外角位置に形成されている場合には、本発明を追 用して電極パッド6をワイヤ8及びリード3を用いて引 き回すことにより、電板パッド6の形成位置より内側に 外部技統結子となる突起9を形成することも可能であ る。更に、図4に示されるように、外部技術媒子となる 胜となる.

【0049】このように、竜鷹パッド6モリード3及び・ ワイヤ8を用いて引き回すことが可能となることにより り、実気苗底10と半導体装備1とのマッチングほぞ向 上させることができ、外部技統第子となる英紹9のレイ アウトを標準が断接数量子のレイアウトに変易に設定る ことができる。よって、牛串体装置!を用いるユーザ鉄 の角度を引起できごとってきる。

は、リード形成工程、接合工程、技用工程及び対止性抗 記載工程の基本となる4工程と、これに有様するパンプ 形成工程、放映工程の2工程を行うことにより設法され る。以下、各工程をに放構するものとする。

【0051】回5万至図9はリード形成工程の声〕実施 例を示している。このリードを成工権に、リード3の益 材となるリードフレーム11を形成するための工程であ センリードフレーム11を形成するには、先で回るに示 されぎょうな平板状の変形12を肩まする。この名で! り、またその被揮は形成しようとする突起9の高さ寸だ Wと等しいものが選定されている。

【0052】上記の番料12に対しては、先丁屋6に示 さきなようにてスクレス(似地で売す)が最近である。 このマスク13は、奈定の矢足9の形成位置(佐中、お 思行号14で示す)及びクレドール形成位置(図中)を 元符号 1'5 で示す)に配立される。

【0053】上記のようにマスク13が配放されると、 **吹いて蓋材12に対してハーフエッテング処理(第1の** 10 エッテング工程) が実施される。本実路例においては、 ウエットエッチングはにより基材12に対してハーフェ ッテング処理を行っている(ドライエッチング処理者の ڧのエッチング方法を用いることも可能である)。 また エッチング時間は、エッチングにより設会される部分 (図6で日往まで示される部分)の厚さが、番材12の 板厚Wの半分の寸法(W/2)となるよう意定されてい

【0054】このハーフエッテング処理が終了し、マス ク13を取り除いた状態を図7に示す。この状態では、 【0048】具体的には、図2に示す例では、半迭体チ 10 突起9の形成位置14及びクレドール形成位置15のみ が元の基材12の厚さWモルはしており、地の部分(b **恩符号16で示す)はハーフエッチングによりその厚さ** オほはW/2となっている。

> 【0055】上記のようにハーフエッチング処理が終了 する。続いて図るに示されるように所定のリード3の形 成位置(参照符号18で示す)及びクレドール形成位置 15にマスク17(鮮地で示す)を記念した上で、この 番材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配位されると、 突起9モ半退体デップ2の外側位置に配設することも可(4) 駅いて基材)2に対してエッテング処理(第2のエッチ ング工程) が実施され基状12のマスク17が配款され た位置以外の部分を除去する。これにより、図9に示す リード3の所定的状を有した状型のリード3を息偏する リードフレーム11が形成される。内、必要に応じてこ のリードフレーム11の原定配位(リード3の形成位) 二、にニメッキ等を越してもよい。

> 【0057】このようにお詫されたリードフレーム【】 は ニュード ちゃんり チェッコ・カリティ マウカニ バー 私

ーリード配3a及び交配9の形成位置を除くアつターリ ード即30の年さ寸往はW/2となってる。

[0058] ここで、リードピッチと番材 1.2の佐厚と の発低について放射する。何記したように、リード3を 形成する口にリード3のピッチは差材12の板厚により 決定されてしまい。具体的にはリードビッチは高材 1.2 の低厚と経等しいピッチにしか形成することはできな い。よって、蓋材12の返尿が薄い壁リードピッチを喪っ ピッテ化することができる。

は蓄材12の仮序は突起9の高さにより決まってしま い。突起9の高さと等しい低厚を有する基材12を単に エッチング処理したのでは狭ビッチのリードモ形成する ことができない。しかるに、上足したようにありのエッ テング工程においてハーフエッチング処理を実施するこ とにより、突尼形成位置14を除き基材12の低厚を育 くし(約w/2の仮序となるようにする)、更にこの存 くされた仮厚を有する部分に第2のエッチング工程を実 応してリード3を形成することにより、突起9を有する リード3であっても狭ピッチ(Ø1に示されるリードピ 20 のは位置決めれであり、リードパターン23の形成時に ッチP...)のリード形成を行うことが可能となる。ま た。南体の理由により、突起9(アウターリード部3) b) の配款ビッチ (P...) は、富村12の板厚Wと略 等しいピッチミで鉄ビッチ化することが可能となる。 【0060】尚、具体例としては、一般にリード基材と して吊いられている佐厚0, 10am, 0, 15am, 0, 10amの裏材を 所に挙げれば、坂厚0、10mmの基材ではアウターリード部 3 b及び突起 9 の最小ビッチ P... を0.10mm(P... =), 10ee) 、 インナーリード部3aの最小ピッチP。。 モ0.)Ses (P.,=0.0Ses) とすることができる。また、仮序 10 l. ISsaの高材ではアウターリード思3b及び突起9の最 トピッチP... を0.15mm(P... = 0.15mm)、インナー Jード郎3aの最小ピッチΡ。。 モ0.075mg (Γ。。 = 0.07 eの)とすることができる。更に、仮厚0,20mmの基材では プウターリード部36及び交起9の最小ピッチP... モ 20em (P... = 0.20em) . インナーリード和3mの最 、ピッチP。. €0. 10mm (P。. = 0. 10mm) とすることがで

【0061】一方、突起9の形成位置に住目すると、突 (より灰められる。即ち、この図 6 に示されるマスク 1) の配設位配を建立変更することにより、突起9の形成 魔を任意設定することが可能となる。このため、本賞 所に係るリード形成方法では、弁部技技は子となる英 9の形成位属を自由属をもって設定することができ、 って子の定められているはほれ節はは数子に當に決定 を変易に形成することが可能となる。

ム20を形成するには、先ず回10に示されるような劣 1の番材21と、図11に示されるような無2の差材2 2 モ用盘する。

【0063】この各番材で1、22は、真ね合わせるこ とにより突起 9 の所定系さ寸圧W となるよう低度が遺定 されており、本実施例では各番材21、22の低度寸度 に共にW/2に設定されている。内、老番材21、22 の低厚じこれに履定されるものではなべ、異ね合わせる ことにより突起9の原足高さ寸注wとなる条件の益にさ [0059]ところが、突起9が形成されるリード3で 10 基材21、22で仮席を異ならせた徴収としてもよい。 【0064】図10に示される第1の基材21に、例え ばま2アロイ 年のリードフレーム材料により形成されて * おり、エッチング処理或いはプレス打ちはそ処理事を子 の事業することにより、平面接した場合にリード3と向 一形状のリードパターン23が形成された横丘とされて … いる。しかろに、第1実務例で説明したリード形成工程 と異なり、この状型のリードパターン 2.3 には交配 9 は 形成されておらず、よってリードパターン23は全体的 にその仮序がW/2とされている。尚、図中25で示す 一括的に形成されるものである。

【0065】一方、図11に示される第2の基料22 は、子の42アロイ寺のリードフレーム材料に対しエッ テング処理式いはブレス打ち抜き処理等を実施すること により、突起パターン24が形成された核成とされてい る。この交起パターン24は直珠状のパターン形状を有 しており、、 所定の英起9の形成位置を複雑するよう様 成されている。尚、図26は位置鉄め孔であり、交配パ グーン24の形成時に一箇的に形成されるものである。 【0066】上記機成とされた第1の基材21及び第2 の基材22は、位置決め孔25、26モ用いて位置点の されつつ裏ね合わされ独合される。この第1及び第2の 蓋析21、22の複合は、異常性技術剤を用いて注意し

【0067】上記のように第1の基材21と第2の基材 2.2 とが接合された状态で、第2の基材2.2 に形成され ている交配パターン24は、第1の番材21に形成され 39 の形成位置は図 6 に示されるマスク13の配設位置 40 ているリードパターン23の所定交配形成位置の上気に 異な合わされるよう状式されている。

示している.

てもよく。また陰後により接合してもよい。図12は、

第1の基材21と第2の基材22とが甘合された伏瑟を、

【0068】図13は、リードバターン23と葉尼バタ ーン24とが異なり合った郎位を拡大して示す平面配で あり、また聞よるはリードパターン23と交長パターン 24とが異なり合った郎位を拡大して示す畝面区であ **う。各区から明らかなように、毎回サルWノミのリード** バターンででは、同じく仮まではW/での中枢(ター)

【0069】上記のように第1の基材21と第2の番材 22との後合処理が終了すると、戌いて不要能分、具体 的には兵程パターン24のリードパターン23と交長し た部分を除く部位をプレス加工等により除去することに より、図15に示すように交起9が一体的に形成された リード3を有するリードフレーム20が形成される。 【0070】上記のように、本実施例により製造された リードフレーム 20 も第1天始的で製造されたリードフ レーム11と同様に、リード3はインナーリード第3 れた祝成となる。また、図10に示すリードパターン 2 3の形成時においては、第1の番目21の仮序はW/2 とされているため、先に奴勢した延年とリードピッチの 献岳から朝らかなように、狭ピッチのリードパターン 2 3を形成することができる。

【0071】一方、突起9の形成位置に注意すると、突 記9の形成位征は第2の基材22に形成される突尼パタ ーン24の形成位置により決められる。即ち、この奈尼 パターン24の形成位置を築宝式更することにより、突 起 9 の形成位度を任意設定することが可能となる。この 10 0 0 でのものを使用し、かつこのポリイミド度 7 ぞガラ ため、本実施例に係るリード形成力法においても、カ田 接続雑子となる突起9の形成位置を自由医をもって反定 することができ、よって子の定められている原体外影技 京城子位属に突起9を容易に形成することが可能とな

【0072】上記のようにリード形成工程を実施するこ とによりリードフレーム11、20(以下の反射では、 リードフレーム11を用いた場合を何に単げて以明で ろ)が形成されると、狭いてリードフレーム11と半ま 体チップ2を接合するほ合工程が実施される。以下、図 30 ポリイミド麻?は推考剤として嵌載するようになり、中 16万至回20を用いて接合工程について反明する。 【0073】復合工程においては、先ず回】6に示され るようにリードフレーム11のインナーリード邸3 a (検言すれば、後述する技統工程においてワイヤ8がポ ンディングされる郵位)に全メッキを施すことにより、 ポンディングパッド部27モ形成する。

【0074】また、四17に示されるように、半端体チ ップ2の電極パッド6の形成された面には、この電極パ ッド6の形成部位のみが森出する模式でポリイミドは7 が配益される。このポリイミド草ではガラス転移点が1~40~ 00~300℃のものが選定されており、図17に示さ れる状態では単に半点体チップでに収置されただけの状 旅となっている。従って、ポリイミド度 7 が収存しない よう、半導体チップ2は竜産パッド6の形成面が上部に 位属するよう配置されている。 向、主義体チップ 2 は形 毎封止に行われておらずペアチップはとされている。ま ない上記のポリイミドはでは、中央はデップでも形成で

数され半導体チップ 2 には、図 1 εに示されるようにり ードフレーム11が低温される。この頃、リードフレー ゴェミに形成されているリード3(インナーリード邸3 a)と、半退休チップでに形成されている電極パッドを とが株成よく方向するよう。リードフレーム11は位置 決めされる.

16

【0076】上記のようにリードフレーム 1:1が半点体 チップ2上の所定位置に収置されると、扱いて図19に 示されるように放異28が終下し、リードフレーム 讠 〕 a.アウターリード配3b及び突起9が一体的に形成さ 10 を半導体チップ2に向け存圧する。また、この治量28 は加熱空流を食糧しており、治具28で発生する熱はリ ードフレーム11モ介しでポリイミド度?に印加され る、

> 【0077】上記ポリイミド毎7は、牛馬休テップ2と リードフレーム11とそ考点的に比喩する地段的材とし、 て従来より一般的に用いられているものであるが、本発し、 朝者はこのボリイミド展 7 も所定の製埃条件下に個くこ とにより授草剤として無能することを発見した。 具体的 には、ポリイミド購7としてガラス転移点が100~3 ス 転移点 + 1 0 0 ~ 2 0 0 ℃に 加熱すると共に、 1 ~ 1 マスェミ/cm'の神圧力を印放することにより、ポリ イミド観りは技を附として後姓するようになる。

【0078】よって、本実施外では上記の点に任目し、 半端体テップ2とリードフレーム11との接合時に、 佐 具28に設けられているヒータによりポリイミド展7モ ガラスモダ点+100~200℃に加熱すると共に、施 具28の加工によりポリイミド項にJ~10kg(/c m'の押圧力を印加する秩丸としている。これにより、 選はチップ2とリードフレーム11とモポリイミド掘? を用いて後輩することが可能となる。

【0079】上記棋或とすることにより、従来では必要 とされたポリイミド際モ半導体チップ2及びリードフレ 一ム11と移着するための指着刺は不要となり、 製品コ ストの低級及び半導体禁煙1の組み立て工業の低級モ協 ることができる。図20は、半退体チップ2とリードフ レーム11とがポリイミド雇でにより任命された状態を 示している。

【0080】内、半導体テップ2とリードフレーム11 こうほごは、ポリイミド度でも用いて住台する方法に結 定されるものではなく、従来のようにポリイミドはの馬 面に接着剤を強布しておき、この接着剤によりポリイミ ド原を介在させた状態で半点はチップでとリードフレー ム11とを残さする方法を用いてもよい、この株式で は、ポリイミド毎に対する速度制力及び存度力制力が不 草となり、原台工程を見用にはおてもことができる。

「ド3と半導体チップ2に形成されている電極パッドもと をワイヤ8で電気的に住民する技統工程が実施される。 [0082] 図2]は、キャピラリ29を用いてワイヤ (例えば全ワイヤ) Eをリード3に形成されたポンディ ングパッド郎27(図16巻泉)と電極パッド6との間 に配設する処理を示している。施知のように、半端体統 置1の電気的特性を向上させる更からはワイヤモの長さ は短い方がよく。また半さ体装置1の小型化器型化のた めにはワイヤ8は低ループであることが登ましい。

【0083】このため、ワイヤ8を配数するのに低ルー 10 により封止された構成となる。 プポンディング佐を採用することが望ましい。低ループ ポンディング法も種々の方法が建実されているが、例え . ば先ず半導体チップ2に形成されている発展パッド6に ワイヤ8をポンディングし、投いて垂直上方にキャピラ リ29を移動させた後に水平方向に登動させてリード3 にポンディングする、いわゆる逆打ち柱を用いる状成と

【0084】上記のように、リード3と全種パッド6と を電気的に反映するのにワイヤボンディングはを用いる きる。また、リード3と電腦パッド6との間におけるク イヤ 8 の引き回しも比較的自由度を持って行うことがで きる。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が配設された状 蛾を示している。

【0085】上記のように按照工程を実施することによ り、な様パッドもとリード3とがワイヤ8により電気的 に接続されると、我いて半導体チップ2の所定部分に封 止制度4を配数する對止能度配益工程が実易される。以 下、図23万至図25を用いて封止指揮配設工程につい 10

【0086】図23は、上記のき工程を実施することに よりリードフレーム11. ワイヤ8年が配設された半導 体チップ2を全型30に装着した状態を示している。全 . 型30は上型31と下型32とにより構成されており。 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導体チップでは変型30内に

【0087】上型31は、半退はチップ2が名写された 状態で突起り及びリードフレーム11のクレドール33~40~ と当なする構成とされている。交出9の高さとクレドー ル33の高さは等しいため、よって上型31の形状は平 紙形状とされている。また、下型32に番号された半点 体チップ2の側部に空間部を有したキャビティ形状を有 しており、また半退体チップ2の囚における厄里にキャ ビディ33の底面と当様でる構成とされている。

(0088)このように、民心単原配数三項で無いると

装置1の製品コストの低級に寄与することができる。 【0089】図24は金型30に対止用作4(製作で示 す)を充填した伏撃を示している。 金型30に対止を指 4 を充填することにより、半導体チップ2の下型31と 当推した上面(図23万至図25では下郎に位置する) を除く外席面は対止能群4により対止される。また。 半 革体チップ2の底面に配設されているリード3及びワイ 〒8も対止保護4により対止された状態となる。また。 突起9も上型31と当接している緑節を除き対止を指く

[0090] 図25は、針止樹路4が充填処理された半 編体チップ2を全型30から触型した状態を示してい る。同間に示されるように、半導体チップ2の上面 2 a は対止を握4より延出しており、よってこの上面2aよ り半端体チップで発生する熱を効率よく放熱させるこ とができる。また、交配9の雑郎9aも対止単腹4から 外部に基出しており、従ってこの菜詳9aモ外紅技統萃 子として用いることができる。

【0091】図25に示される状葉において、②中一点 ことにより、容易かつ高速度に接続処理を行うことがで、20 雑誌で示す箇所でリードフレーム11を切断することに より半導体装置を保証しても、図1に示す半導体装置) と同様の効果を実現することができる。しかるに、図2 5に示す状態では、外部推奨第子として困能する交起 9 の雑載9aが封止供贈4の表面と結革一となっているた め、実装基低10に対する実装性が不良である。このた め、本実施例においては、対止協商記載工程が終了した 後、戦闘90にパン郡5を形成するパンプ形成工程を実 嬉している。以下、パンプ形成工程を図26万至図30 モ用いて広勢する.

> 【0092】パンプ形成工程においては、元丁四26に 示すように、対止程度4が配設された半端はチップ2の 全面に対してホーニング処理を行い、残留する岩路層等 を除去すると共に、突起9の炊助9aを確実に外部に成 出させる。ホーニング処理が終了すると、抗いて図27 に示すように、対止出路4が配位された半導体チップ2 を半田様34に投戻し、突起9の雑載9aに半田を用い て外名メッキを行う(半田根を参照符号35で示す)。 この外名メッキに用いる半田としては、例えばPb:S n = 1 : 9 の起転比を有する半田の西用が考えられる。 図2 8 は、上記の方はメッキにより突起9の奴罪9 a に 半田順35が形成された状態を示している。

【0093】上記のように外袋メッキ処理が終了する と、戌いて半田瓜35が形成された女尼9の建設9aに パンプ5が形成される。このパンプ5の形成方法として に指々の方法を展用することができ、例えば効率よくか で変易にバンプミを形成しうる狂等パンプ方法を用いて ち成してもよい。 応ごをは、パンプミが突起をの異点を

リードフレーム11.1の切断処理が行われ、これにより、 図30に示される半導体装置1が形成される。 尚、この 🕆 リードフレーム11の切断処理に充立ち、切断処理を容 **島にするためにリードフレーム11の切断歯所にハーフ** エッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対 しては、思いて適正に作動するかどうかを以放する反放 工程が実施される。図31及び図33は、夫々異なる半 毎体装置1の試験方法を示している。図31に示される 盆政方法では、パンプ5を装着しうる構成とされたソケー ット36を用い、このソケット36に半導体基準1を禁 君することによりパーイン等の試験を行うものである。 【0096】また、四32に示される以駄方法は、ブロ ープ37を用いて半幕体は低1の区数を行う方法であ る。半導体装置1は、對止整路4の餌能位置にリード3 の雑部が封止根据4から兵出した横成とされている。本 猛装方法では、これを利用して封止樹脂4から貸出した リード3にブローブ37を推歴させて試験を行う機成と されている。よって、本試験方法を採用することによ り、中導体数は1.4実装蓄板1.0に実装した後において 10 も試験を行うことが可能となる。

【0097】図33は、半導体認識1を実装基板10に 実践する実際工程を示している。半減体装置しを実施基 近10に実装する方法としては、用知の種々の方法を基 用すすることが可能である。例えば、赤外取りフロー方 法を用い、半導体整備1に設けられているパンプ5を実 袋器板10に形成されている電極郎38にペースト等を 用いて仮止めし、その上で赤外翼リフロー声においてパ ンプ5を搭配させることによりパンプ5と音楽館38と を接合する方法を集いてもよい。

【0098】続いて、上記した半導体製産の製造方法の 変形的について以下収明する。図34万至図37は、夫 々突起9の変形的を示している。四34(A)。(B) に示される交配9Aは、その形状を円柱状とした構成で ある。また、図37(C)に示される突起9Bは、その 形状を角柱状とした構成である。このように、安起9. 9 A. 9 Bの平面形状は根々選定できるものであり、バ ンプ5の複合性及び実験基底10に形成されている電板 33.3.8の形状毎に応じて任意に形状を選定することが可 9. 9 A. 9 Bを形成する場合には、図6に示す突尼形 成位区14に反数するマスク13の形状を連直密をする ことにより突起り、9A、98の平面形状を容易に所望 する尼伐とすることができる.

【0099】また、図35 (A) に示される典尼90の ように上面に広曲状凹部を形成した様成としてもよくご 匠35(8)に示される京居9Dのように上面中央民に

日によれば、突起表面における面積を大きくすることが できパンプラとの複合性の由上を図ることができる。 尚、上記の英程9C~9Eは、リード3の所定交配形成 位置に、過ぎ位接着所等を用いて固定された構成とされ ている.

:0

【0100】また区35 (D) に示すのは、リード3を プレス加工等により連携型は変形させることにより来紀 9Fを形成したものである。このようにプレス加工与の 楚住加工を用いて突起9FE形成することにより、 極め て容易に突起り下を形成することができる。しかるに、 この形成方法では、突起9Fのあさは世性加工阪界電を 上限とし、それ以上の高さに放定することはできないと いう問題点も有する。

【0101】また、包36に示すのは、交起90モ形成 するのにワイヤポンディング技術を用い、スタッドパン プラボセの交配発料位置に形成することにより突起 9 G としたことも特定とするものである。 図36 (A) は突 起90の形成方法を示しており、また回36(B)は失 尼9GE比大して示している。

【0102】上記のように、交起9Gモワイヤポンディ ング技術を用いスタッドパンプで形成することにより、 任意の位置に突起9Gモ尼成することが可能となり、外 団権反抗子となる交配90を所定位置にお易に形成する ことができる。また、突起9Gの形成は、半導体装置の 製造工程の内、技能工程においてワイヤ8の配収時に一 活的に形成することが可能となり、型造工程の断略化を 図ろことができる。

【0103】また、突起9Gの高さはスタッドパンプモ 在公園技みまねて記録することにより任意に設定するこ とができる。図37 (A) に示される疾起9日は、スタ ッドパンプモ3個限み並ねることにより図36 (B) に 示される1個のスタッドパンプにより兵起9日も形成し た縁点に比べて高さを高くしたものである。

【0 1 0 4】また突起の高さモ高くする色の方法として け 「中17(B)に示されるようにテめリード3にプロ ック状の基準性配材41を基準性性差別等により固定し ておき、この資電性部料41の上部に図37(C)に示 されるようにスタッドパンプ42モ形成し、味用された 選集性部材41とスタッドパンプ42とが協樹して突起 結である。具体的には、例えばエッチング性により発尽 $\epsilon 0$ 9~916形成する構成としてもよい。この構成の場合、発 尼91の布さは海竜性部材41の布さにより決められる こととなるが、プロック状の進電性配料41に度点の大 きさのものが後供されており、よって突起91の高さを -任意に設定することができる。

> 【0105】図38は、鎌倉工程の業形例を示してい で、上記した実施的では、包16万里回20に示したよ うに半路はチップでとリードフレーム11とを悪足争に

ム11とを接合する異成としてもよい。

【0106】また、テーブ状体を刺45の配放位位は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも設けてもよく、また リードフレーム11の下面のみに登けた構成としてもよ い。更に、テープ伏技者刺45の配数前医は、電極パッ ド6の形成位置を除く区中矢印义で示す範囲であれば、 自由に設定することができる。 尚、テーブ状態者前45 は、牛蒡体チップ2とリードフレーム11とモ電気的に 絶縁する必要があるため、絶縁性技術期である必要があ 10

【0107】図39乃至図42は、排放工程の変形例を : 示している。上記した実施例では、図21及び図22に 示されるように電極パッド6とリード3とを接続するの にワイヤ8を用いた構成を示したが、図39万至図42 に示す変形例では電極パッド6とリード3とモ道接機は するダイレクトリードホンディング (DLB) 方注を用 いたことを特徴としている。

【0108】図39及び図40に示す例では、リード3 を例えば超者被援助子に接続された接合給具46モ用い、20 の効果も実現することができる。編求項1及び建求項2 て直接的に発極パッド6に復合する根底とされている。 しかるに、この保成では反音放脈動する独合指具46に より、草槿パッド6にグメージが見生するおそれがあ

【0109】そこで図41及び図42に示す例では、チ め着色パッド6にスタッドパンプ47モ配益しておき. このスタッドパンプ47にリード3を当住させた上で加 熱地具 4 8 を用いてスタッドパンプ 4 7 を如熱熔融し竜 塩パッド6とリード3を推放する構成とされている。こ の接続方法によれば、電極パッド6が接属するおそれは、10 の実装基板との電気的程度を展異に行うことができる。 なく、接続工程の信頼性を向上させることができる。

【0110】また、四39万至四42に示じた核統工程 によれば、ワイヤ8を用いて電質パッド6とリード3そ 技統する状成に比べて電気抵抗を低減できるため、半導 体装匠1の母気特性を向上させることができ、高速の半 3年テップでに対応することができる。

【0111】図43万至図44は、対止資源配設工程の 双形列を示している。上記した実施例では、図23及び 図24に示されるように全型30を構成する下型32の キャピティ 医面は半温体チップ 2 の上面 2 a と直接当後(1) を図ることができる。また、は水県 5 記載の発明によれ し、この上面28には政熱特性を向上させる圏から封止 股階 4 が配益されない良成とされていた。

【0112】 しかるに、半退体装置1が使用される要境 が厳しい(例えば、多屋原境)時には放無性よりも耐症 性等をより必要とする場合が生じ、このような場合には 好止所謂 4 により 半選 6 チップ 2 を完全に昇止する必要 がある。匿名3及び匿名4に示す金数50位(米温はチ ノブなを知らせ彼らで完全に打立ても構成ともださい。

ャピティ52が、図43に示されるように半番化チップ 2のか角節から離断しており、よって図44に示される ように封止関節4を会型に克填した状態で半さ体チップ 17年70年に封止樹間 4 に対此された展成となる。このよ うに、半導体チップ2に対する封止指指4の配款位置 は、金型30、50に形式されるキャビディ33、52 の形状を確定変更することにより任意に改定することが できる.

【0114】また、上型31にリード3に形成された束 起りを禁着する凹部を形成しておくことにより、 ほ 4.5 に示されるような疾尽9が対止制度4から大きく突出し た併成の半導体禁錮60そ形式することも可能である。 図45に示す半導体装置60は、 交起9が対止部段6か ら大きく英出しているため実築基板10に対する実装性 は良好であり、よってお記した実施供に近る半路体装置 1のようにパンプSを設ける必要はなく、半温体装置6 0の製造工程の簡単化を図ることができる。 [0115]

【見明の効果】上述の如く本見時によれば、下足の度々 記載の見明によれば、 半部はチップは対止例なにより封 止されるため、耐熱性、磁気的弦度及び耐燃性を向上さ こうことができる。また、希包パッドとリードとの間で 配成を引き回すことができるため、 リードのレイアウト を草匠パッドのレイアウトに拘わらず設定することが可 軽となり、実装差板とのマッチング性を向上させること ができる。また、対止樹稈は引き回された配味を従来に 呉度するためこれによってもほぼ住を向上させることが でき、また外部技統統子は封止附近から真出しているだ 【0116】また、技术項3花粒の発明によれば、进术

半導体チップとリードとの地及材として記載されるポリ イミド類を接着剤として用いてるため、単導体チップと リードの絶縁とは合を一括的に行うことができ、よって 絶縁材と技者剤とも別価に配数する構成に比べて核法の 所単化及び製造の容易化を図ることができる。

【0117】また、技术項4記載の発明によれば、交起 モリードと一体的に形成したことにより、突起とリード モ別郡の材料により構成する場合に比べて構造の原単化 ば、配典としてワイヤを用いたことにより、前足したる ピパードとリードとの間における配案の引き回しを容易 に行うことができる。

【0118】また、放水圧6記載の発明によれば、突長 にパンプを形成したことにより、突起を直接実営基紙に 実装する横成に比べて、 半導化装置の実体基度への採用 を容易に行うことができる。また、建水石で花卉の景楽 はなたば、現在でぬけた。アガリアミリ 起すみためせん

横成としているため、リードと中選体チップとの絶殺と 複合を一括的に行うことができる。

【0119】また、接続工程では半導体チップに形成さ れている竜極パッドと和記リードとを促進を引き回し接 成するため、この引き回しも粛直設定することにより、 **宅医パッドのレイアウトに対してリードのレイアウトモ** 変更することが可能となる。また、半導体装置はリード 形成工程、接合工程、接続工程及び耐止限路配款工程の 4 工程のみで製造される。このように少ない工程で半さ 体装定が製造されるため、生産効率を向上させることが、10 【図7】本発明に係るリードフレームの製造方法の第1

【0120】また、ロ坎項 8 記載の発明によれば、ポリ イミド級に印加する歴度等を所定範囲内に制御すること なく住合処理を行うことができるため、住合処理を容易 に行うことができる。また、謀求項8記載の発明によれ ば、技統工程で、電径パッドとリードとモダイレクトリ 一ドポンディング法を用いて電気的に技成するため、原 単かつ確実に電極パッドとリードとの技績処理を行うこ

妍によれば、アウターリード部のリードピッチに対して インナーリード都のリードピッチが小さく欲定されてい **るため、インナーリード部が電気的に接続される半導体** チップの電極パッドの配数ピッチが小さくてもこれに対 応させることができ、かつ実装基板と電気的に接続され るアウターリード邸のリードピッチは大きいため、天装 番仮への実装性を向上させることができる。また、突起 がアウターリード邸に形成されることにより、この突起 を外部技法成子して用いることができ、これによっても 実装性を向上させることができる。

【0122】また、請求項12及び請求項13記載の見 明によれば、交配が一体的に形成された裏ピッチのリー ドモ客島に形成することができる。また、江太頂14記 成の発明によれば、リードパターンを形成するリードパ ターン形成工性と、突起も形成する突起形成工程とも別 節に行うことにより、各材の厚さも突起の高さに向わら 丁道定することができ、よって厚い益材を用いることに よりリードパターンの女ピッチ化を図ることができる。 また、突起形成工程においては、任意の高さを有する突 起を形成することが可能となり、設計の自由度を向上さ 40 ド森を配設する処理を改明するための区である。 せることができる。

【0123】 更に、放水事15乃至17記載の見明によ れば、英尼形成工程において交配の形成を容易に行うこ とができる。

【図面の窓里な収明】

【図1】 本発味の一変節的であるキ選体名居を示す断面 日である。

1万つ1 カタリアニシロのアメステスルラサミディルギ

示す医師区である。

【図4】 本見明の一度筋例である牛ほ体装置の変形の そ 示す底面図である。

【図5】本発明に低るリードフレームの製造方法の第2 実統例を収明するための配であり、 番材を示す品であ

【図 6】 本発明に紙をリードフレームの製造方法の第3 実施例を収明するための区であり、 玩逆に気にマスクを 足以したか果を示す区である。

実施例を説明するための間であり、第1のエッチングエ 程が終了した状態を示す図である。

【図8】本見朝に舐るリードフレームの叙述方法の第1 実施例を収明するための図であり、所定位置にマスクを 配益した状態を示す感である。

【図9】本見明に伝ろりードフレームの製造方法の第1 実跖例を説明するための窓であり、完成したリードフレ ームモ示す団である。

【図】 0】 本発明に係るリードフレームの製造方法の第 【0121】また、経水項10及び欧水項11記載の見 20 2実局例を説明するための図であり、第1の差がモ示す 図である.

> 【図11】本発明に係るリードフレームの製造方法の第二 2 実施例を説明するための図であり、第2の基材を示す 図である.

【図12】本発明に係るリードフレームの製造方法の第 2 実筋例を収明するための図であり、第1の番材と第2 の基材を推合した状態を示す回てある。

【図13】リードパターンと英ピパターンとが重なり合 った部位を拡大して示す平面感である。

30 【図14】リードパターンと交配パターンとが異なり合 った即位を拡大して示す側面図である。

【図15】本発明に揺るリードフレームの製造方法の集 2 実施例を説明するための図であり、完成したリードフ レームを示す図である。

【図16】本見味に係る半導体装置の製造工程の接合工 程を収明するための区であり、ポンディングパッド部の 形成を反明するための図である。

【図】7)本発明に係る半端体装置の製造工程の指含工 恨を説明するための回であり、半端体チップにポリイミ

【図18】本発明に係る半高体装置の製造工程の符合工 程を表明するための図であり、半済体チップにリードフ レームを配収する処理を放明するための図である。

【図】9】本発展に係る半週体名図の製造工程の指合工 左を奴領するための邸であり、ポリイミド族をは考剤と、 して規能させて中国はチップとリードフレームとを混合 下る処理を表現ででための区である。

the second second

示す図である。

【図21】本発明に任る半退体整備の製造工程の接段工 役を反明するための図であり、キャピラリを用いてワイ ヤの配束処理を行っている状態を示す図である。

【図22】本発榜に任る半選体並星の製造工程の程度工 程を反映するための図であり、電極パッドとリードとの 間にワイヤが配位された状態を示す図である。

【図23】本発明に係る半端体鉄度の製造工程の封止樹 族配及工程を説明するための図であり、半導体チップが **企製に装着された状態を放射するための図である。**

【18324】本発明に託る半導体装置の製造工程の封止層 路配設工程を取明するための図であり、 金型に封止制度 が充填された状態を説明するための間である。

【図 2 5】 本発明に係る中導体装備の製造工程の針止器 即配設工程を説明するための図であり、 制度封止された 半導体チップが企型から期型された状態を放射するため

【図26】本発明に係る半導体装置の製造工程のパンプ 形成工程を成明するための図であり、ホーニング処理を 実施している状態を示す回である。

【図27】本発明に語る半導体禁煙の製造工程のパンプ 形成工匠を説明するための図であり、外袋メッキ処理を 夾飾している状態を示す図である。

【図 2 8】 本発明に築る半導体装度の製造工程のバンブ 形成工程を改明するための型であり、外装メッキ処理が 終了した状態を示す図である。

【図29】本見明に係る半導体装置の製造工程のパンプ 形成工程を放明するための数であり、パンプも形成した 伏塚を示す 図である。

【図30】本見明に任ろ半導体装置の製造工程のパンプ 30 9、9A~91 交起 形成工程を説明するための区であり、完成した単導体等 ほそ示す 口である。

【図31】本発明に紙る半温体基度の試験工程を試明す るための囚であり、ソケットを用いては駄を行う方法を 示す図である。

【図32】本発明に係る半部体装置の試験工程を設勢す るための感であり、プローブを用いては数を行う方法を 示す感である.

【図33】半端体装置を実営基板に実気する実施工程を 説明するための囚である。

【図34】交起の平面形状を異ならせた変形性を示す図 てある.

【図35】 突起の断距形状を異ならせた変形性を示す図 である.

【図36】 スタッドパンプにより交起を形成する構成を 森領するための姿である。

【図37】 スタッドバンでにより突起を形成する構成の

【図39】展現機成の変形的を示す図であり、電極パッ ドに直接リードを推接する方法を説明するための図であ

26

【図40】技式構成の変形のモボす図であり、電極パッ ドに直接リードが技術された状態を示す区である。

【図41】推環構成の変形例を示す図であり、電極バッ ドにリードモスタッドパンプを介して程模する方法を試 男するための図である。

【閏42】接続装成の変形的モデす図であり、電極パッ 10 ドにリードモスタッドバンプモ介して復成した状態を示 す回である。

【図43】対止制度配成工程の変形所を原明するための 図であり、金型に半導体チップが基常された状態を示す 気である。

【図4.4】対止間線配設工程の変形例を反射するための 図であり、食型に封止炭厚が充填された状態を示す図で ある.

【図45】突起が封止密路より大きく突出した横成の半 単体装属を示す回である。

20 【符号の放明】

1.60 半氯体装置

2 単導体テップ

3 11 - F

3 a インナーリード部

3 b アウターリード針

4 對止附加

5 バンブ

6 電極パッド

8 714

10 実界基板

11.20 リードフレーム

12 各村

13.17 720

21 第1の基材

22 第2の基材

23 リードパターン

2.4 交紀パターン

28 胎具

10 29 キャピラリ

30.50 き型

31 上型


32.51 下型


33.52 キャビティ


34 辛田様


35 半度概


41 温量性部以


















ţ

[2245]



プロントページの民を

(72)発明者 字野 正

神奈川県川崎市中原区上小田中1015春

地 富士通株式会社内

(72)兒明香 庭沢 哲也

神奈川県川崎市中原区上小田中1015番

地 富士通牒式会社内

(71) 発明者 脇 政樹

度児島県延摩部入来町副田 5 9 5 0 要地

株式会社九州宮士通エレクトロニクス内

JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

[TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

AND FABRICATION METHOD FOR LEAD FRAME

[CLAIMS]

5

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

\$91561 vi

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode page not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- 3. The semiconductor device according to claim 1 or 2,
 wherein the semiconductor chip and the leads are bonded together
 by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
 - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

20

5

- 6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.
- 7. A method for fabricating a semiconductor device

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- B. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 9. The method according to claim 7 or 8, wherein the

591561 vi

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

- 10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.
- 11. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
 - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

 process for a blank while using a mask arranged on the blank at the protrusion forming region; and
 - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

.

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such

a fashion that the protrusion pattern is arranged at the

protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

15

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

551561 vi

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be downsized has resulted in efforts to achieve an increased density
and increased mounting efficiency of semiconductor devices. It
is also expected to obtain an improvement in the reliability of
electronic appliances. In addition, there is demand for an
improvement in the reliability of semiconductor devices.
Furthermore, it is expected for semiconductor devices to achieve
a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

efficiency of production.

The above subject matters can be solved by the following 20 means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

\$91561 v:

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

5 The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: 10 forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film 15 between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, 20 respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

25

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

20

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method for fabricating a lead frame according to claim 10 or 11 comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

25 The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

15

20

25

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

10

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adnesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

20

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions—and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

10

15

20

25

of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

. ..

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead 15 pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. 20 Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in 25 the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

[EMBODIMENTS]

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion Ba and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

10

15

20

25

fabrication of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

Wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 6, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the semiconductor device 1 can be miniaturized.

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows H) from the surface

of the semiconductor chip 2 formed with the electrone pads ℓ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W) from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h \leq H \leq W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 6 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 9a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

10

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

. ..

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead

portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected.

On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pads 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the cutside of the semiconductor device 1 via the associated lead 3 and wire 6. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

In the case of Fig. 2, electrical signals from the 10 electrode pads 6 centrally formed on the semiconductor chip 2 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral 15 portion of the semiconductor chip 2, as shown in Fig. 3, it is possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, 20 the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

30

1 to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device 1 is achieved.

Now, a method for fabricating the semiconductor device I having the above mentioned configuration will be described. The semiconductor device I according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 ALLOY and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

15

20

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank 11. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cradles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

After completion of the half-etching process as mentioned above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

25 In accordance with the etching process (secondary etching

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

10

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

20

15

20

25

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Fin of the inner lead portions 3a corresponding to 0.11 mm .Fin = 0.10 mm).

. ..

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13. For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

30

15

20

25

are set to be W/2, respectively. The blanks 21 and 22 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9.

frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 9 are arranged in parallel while

5 .

10

15

20

25

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

The first and second blanks 21 and 22 having the above mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is

determined by the position of the protrusion pattern 24 formed
at the second blank 22. That is, the position of each
protrusion 9 can be optionally determined by appropriately
varying the position of the protrusion pattern 24. For this
reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

10

15

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 18 is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating

member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition.

In detail, where the polyimide film 7 is made of a polyimide material having a class transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

10

applied with a pressure of 1 to 10 Kgf/cm².

In view of the above mentioned fact, the polyimide film T is heated to a temperature higher than the class transition point by 100 to 200°C by the heater equipped in the die 18 upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cmi by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

15

20

25

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the bonding process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pads 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires 8. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire 8 is bonded at one end thereof to an associated one of the electrode pad 6 formed on

10

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire E, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

20 After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor chip 2 mounted with the lead frame || 1 and wires B is loaded in a mold 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor chip 2 is mounted in

the mold 30.

10

15

20

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

10

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unloaded from the mold 30. As shown in this figure, the upper surface la of the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this semiconductor device can achieve the same effect as the 25 semiconductor device shown in Fig. 1, it exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30

10

20

25

In the bump forming process, the semiconductor only \tilde{z} encapsulated by the resin encapsulate 4 is subjected to a homing process at the entire surface thereof, as shown in Fig. 26. By this homing process, a resin layer existing on the end Pa of each protrusion 9 is completely removed, there causing the end Sa to be completely exposed. After completion of the homing process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end 9a of each protrusion 9 to be plated by solder. The plated solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end 9a of each protrusion 9 in accordance with the solder plating process.

<u>:</u> 5 After completion of the above mentioned solder plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end %a of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

10

15

20

25

After the cutting process is completed, a semiconductor device I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be out may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device 1 fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device 1 operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device 1, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device 1 is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device I using probes 37. The semiconductor device I has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate 4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device I using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device I is mounted on the circuit board 10.

Fig. 33 illustrates a mounting process for mounting the

10

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each bump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 38.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described. Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A 15 having a circular column shape, respectively. Also, Fig. 340 illustrates a protrusion 98 having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 20 5 and the shape of the electrode portion 38 formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

25 The protrusion may also have a structure provided with a

Ē

10

: 5

Furthermore, the upper surface thereof, as in the protrusion of the upper surface thereof, as in the protrusion of the upper surface thereof, as in the protrusion 9D shown in Fig. 35B. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion of the upper surface thereof, as in the protrusion 9E shown in Fig. 35C. In all the protrusions 9C to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump i. Furthermore, the protrusions 9C to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion SF is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion SF can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion SF cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

20 which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

25 Where the protrusion 9G is formed to have a stud bump

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by vertically overlapping a plurality of stud bumps together.

Referring to Fig. 37A, a protrusion 9H is illustrated which is formed by vertically overlapping three stud bumps together. In this case, the protrusion 9H has an increased height, as compared to the protrusion 9G of Fig. 36B constituted by one stud bump.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 41. Accordingly, the height of the protrusion 91 can be optionally set by using a plug-shaped

conductive member having a diverse size for the plug-snaped conductive member 41.

fig. 36 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame II are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 38.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

10

15

20

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 40.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electrode pads 6 using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad 6 may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a high-speed semiconductor chip.

Figs. 43 and 44 illustrated a modified embodiment of the

15

20

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 32 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface 1a of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a 10 temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

47

25 Where the upper mold 31 has a recess for mounting the protrusion 9 formed on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

5

[EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

possible to achieve an improvement in heat resistance,
mechanical strength, and temperature resistance. Since the
electrode pads and leads are connected together using wires, it
is possible to set the layout of the leads irrespective of the
layout of the electrode pads. An improvement in the matching
ability of the semiconductor device to the circuit board. The
resin encapsulate provides an improvement in reliability because
it surely protects the connected wires. Since the outer
connecting terminals are exposed from the resin encapsulate, the
electrical connection of the semiconductor device to the circuit
board can be surely provided.

191161 vi

10

15

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are bonded together by maintaining the polyimide film at a certain

20

15

20

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor onip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

10

20

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pacs on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion 15 forming process are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.